

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(11) 63-52463 (A) (43)

(43) 5.3.1988 (19) JP

(21) Appl. No. 61-195433 (22) 22.8.1986


(71) HITACHI LTD (72) HIDEKAZU MINAMI

(51) Int. Cl. H01L27 00.H01L21 66,H01L25 08

PURPOSE: To improve diagnosing data forming efficiency by providing means for cutting a logic signal between chip layers with respect to a circuit, and means for connecting chips via a diagnosing through hole, and selecting at

least one of a plurality of laminating chips to diagnose it.

CONSTITUTION: At a normal operation time, signals S₀, S₁ are both "0", a dry state gate 34 is a connected state, hidirectional try state gates 37, 38 are connectible state, and bidirectional dry state gates 35, 36 are disconnected state. Accordingly, logic units 4 of all chip layers become operative. A signal fed via the gates 37, 38 and a logic through hole 17 between chips is fed from a third chip layer 22 to a second chip layer 21 when an O₃ signal is "0", and fed from the layer 21 to the layer 22 when the O₃ signal is "1". The logic unit 4 of a first chip layer 20 is selected when S₀ is "0" and S₁ is "0" and S₁ is "1", of the layer 21 is selected when S₀ is "1" and S₁ is "0", and of the layer 22 is selected when both both S₀ and S₁ are both "1", and the layer is diagnosed via the diagnosing through hole 15 between the chips.



(257.777)

母 公 開 特 許 公 報 (A) 昭63 - 52463

公発明の名称 半導体集積回路

②特 題 昭61-195433

登出 9 昭61(1986)8月22日

②発明者 南

英 一 神奈川県秦野市規山下1番地 株式会社日立製作所神奈川

工場内

愈出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

念代 星 人 并理士 小川 勝男 外1名

明 超 🚪

し 岩明の名称

半峰体渠渡回路

2 等許請求の範囲

レSIテァブを絶滅物を介して選択機関目にた 3 次元実装の半時体集積回路において、所足の論 進機能を果たす各層における論理部と、鉄道塩部 と外の回路とを接続する入山力部と、横層された チュブの論道部同志を接続するチュブ間論理用ス ルーホールと、テフ ブ間論理用スルーホールとは 別に診断用としてテップ間に設けた診断用スルー ホールと、自紀チップ間論は用スペーホール及び テップ間診断用スルーホールを回路的に接続、切 断する手段とからたり、減手没は巣模目路の通常 動作時には自紀テァブ間論理用スルーホールを姿 疑状態、自己テァブ間診断用スルーホールを切断 状態とし、診断時にはチップ間論選用スルーホー ルを切断状態、射配テップ間診断用スルーホール を接続状態とするよう副師し、須澄された复数登 のテァブのうろ、少なくとも1つを選択して公示

できるようにしたことを特徴とする半導体集積回 路。

3 発明の評細な説明

〔澄葉上の利用分野〕

本発明は、 5.9 1 チップを複数 図 3 次元に復習 した半導体級接回路に関する。

(従来の技術)

半導体集積回路はゲート規模の増大の一途を辿っており、最近では1チップが数万ゲート・十万ゲートのものもできている。半導体集費回路のゲート規模を増大させるために採られた手段では次のようなものがある。

- (1) 回路票子を含めた配破の繊細化
- (1) 半導体基板の大形化
- (単) ヘイブリッド実袋

これらは、いずれも2次元の範囲内でのゲート規 後の潜大をねらったものである。

ところで、今後ゲート規模を飛躍的に拡大する には、テァブの 5 次元積度が必須であり、現代 5 活の三次元回路の試作例が公知(コンピュータデ ザイン (COMPUTER DESIGE) 1985年5 月号 P.23-24)にある。この例は各チェブ層 がそれぞれ単独に効作するものであり、スルーホ ールによりテップ海関が国語的につながり近作を するものではない。しかしテップをスルーホール を介し、て目路的につなぐ研究も進んでかり、現に 復活されたテップがスルーホールで要決された多 温化回路の試作例が朝日新潟 1986年 2月 5日号 P.16 化超介されている。

(発明が解決しようとする問題点)

3 次元回路の研究が進めば、1個の半導体集構 回品は収1.0万一数100万ゲートの規模となる。一 方、ピン数は実安上の割約から、ゲート数の増大 に出内して潜えるととは期存できない。 そのため かかる半導体集後回路の診断を如何にするかの間 趙点が生じる。現に今でも診断データの作成には 多大の工政と計具後使用時间を要していっのが共 僧である。ゲート頑贋が増えれば、テストデータ の生を増やしても限られたピン数のもとでは公断 効率の同上が望めない。またゲート規模が診断ブ

「切断する手段により、診断時にはチップ間論理用 スルーホールを切断式限、テップ間診断用スルー ホールを要説状態として於終を可配とする。

(泉井の美穂村)

以下、本名明の決略例を図面により説明する。 異1回は本幕明の基本となる半導体臭種回路の断 面斜視図であり、 半導に発費回路(は治験層)を 介してテァブ暦 2 が残数儲積局されている。同図 ではナップ番2はも健の場合を示している。各ナ ァブ藩では、論経郡4と入山力郡5から成り、論 理師 4 は集使回路の所足の論理収能を構成する部 分であり、また入出力部5は無機回路が外部と信 号を运交する司分である。

式 2 遊は、 政上位府のテップ版 2 の平面標成図 である。入出力照5には入出力ゲート目がある。 入出力ゲート8の一方は信号中ポンティングバッ Faと 遠鏡し、 他方は診断 ボバッド 9 を介して益 建設すと製設する。入出力部5代は電療供給用パ ッドフも強数個配置されている。 海北部 4 化は祭 復国路の茜本森子であるセル10があり、眩セル10

ログラムの処理認力を超え、診断データを作成で きなくなることもあり得る。

本希明の目的は、色味物を介して设置された理 数個の L S I テップをスルーホールで接近した半 導体巣球回路にかいて、絃積層された複数値のナ ァブのうち、少なくとも 1 つを選択して診断でき る半導体集積国路を提供することにある。

(問題点を解決するための手段)

本晃明の特徴とすらところは、絶辞也を介して 積暦された複数個のLS I ナップをスルーホール で投況した半導体集積回路において、該は着され た複数個のチップのうち、少なくとも1つを選択 して診断できるようにするため、所望の根能を構 成 する論理節间志を要説 するテップ間論意用スル ーホールおよび、ロナップ間論理用スルーホール とは別に診断用としてチップ間に設けたチップ間 診断用スルーホールを回路的に接続ならびに切め ナる手段を設ける。

(作用)

テップ間診断用スルーホールを回路的に浸読、

C

â

d)

Ħ

43

c٥

æ

.

5

カ

6 5

4

y

は凶示していない絶縁層を介して積層された3層 の直交する配線で相互に接続される。知ちこれら 配磁操は、第1層配線11、第1種配線11と直交す る前2冠配線12、集2層配線12と直交し乗り置蛇 級11と平行する数3層民雄13から成る。乗1層民 避り1はセル10のゲート星狼の役目も有する。湯り 層配線11と第2頃配線12とはチップ内第1種スル ーポール14で接続する。第2階配線12と第3暦星 顧13とはグクプ内高2種スルーホール15で要娩す

3.3 過は下位者のテップ層 2 の子前韓成団であ る。同一符号のものは、第2凶に述べたものと同 一のよ子寺を示す。第5回は入出力問5の構成祭 決が詳2岁と我なる。第3回には入出力ゲート8 と信号用ポンディングパッドもがない。全てのテ ップ膜2の起鉄供給用パッド1は図示していえい スルーホールを介して扱語する。

京1岁に本発明の集積回路の入出力部5 K シサ るテップ間のつたがりを示している。入当力グー トラと変現する診断用パッドタはテップ間診断用 ~3(2) 作収で

> : 九九姓 えした半 汝四のテ 诊断でき

を介して . - x - N 3は着され つを選択 つ級能を得 食糧用スル ルーホール ナチップ問 らびに切め

(的化运误、

書された 5 酒 、即ちこれら 組11と直交す 1交し第1層配 及5。其1酒品 も有する。端「 プ内第1種スル 強12と類3種型 - ル15で袋焼す

平面は反図であ 述べたものと同 刀部 5 の構成袋 入出力ゲート 8 iない。全てのナ !凶示していない

人出力部5にかけ いる。入当カゲー はナップ間診断用 スルーホール 16を介して他のテップ暦 2 の診断用 パフドタと袋続する。

第 5-20 は本名明の集役回路の論理部 4 にかける チュブ間のつながり主示している。ゲート10と扱 競するパスド18はチスプ間論理用スルーホール17 を介して他のナップ語でのパッドIJと選択する。

太在明の半点化性時間鉄の銀箔別では、各チェ プ酸 2 で共通に使用される信号(以下ナスプ渥共 用引号という)がある。テァブ得共用電号には、 スキャン系信号(スキャンモード信号、スキャン アドレス信号、スキャンクロック信号、スキャン データ信号)、システムリセクト信号、システム クロック信号、テップ層選択信号がある。

揺る 凶はスキャンデータ信号を除くテップ歴共 用は号の経路を示す返続図である。第1テップ層 20にかいては信号用ポンディングパッド 6 が入力 グート19の入力は子に返決する。 入力グート 19 の出力溢子はチップ間診断用スルーホール16を介 して第2チップは21及び第3チップ性22にかける 血理 簡 4 内グート 2 5 , ≥ 4 , 2 5 の入力 准子 と 競銃

切断又は妥説する!つの回路構成例である。同一 符号のものは、これまでに述べたものと同一の素 子海を示す。同図にかいて、第3チップ層22のト ライステートゲート27は出力増子が収層の他のト ライステートゲート64の入力選子へ、またティブ 間通理用スルーホール17を介して第2チェブ層21 のトライステートゲート26の入力 准子へ、さらに 京 2 テップ港 2 1 の他のトライステートゲート 63の 出力は子へそれぞれ疑説する。また、第3テップ 届22のトライステートゲート64の出力電子は、テ ププ間診断用スルーホール16を介して講2テップ A21のトライステ・トゲート63の入力准子へ、さ らに別のチェブ間診断用スルーホール16を介して あ 1 テップ海 20のトライステートゲート 62 の 出 力選子並びに入出力双方向トライステートゲート 45の油組品開准子と張続する。入出力双方向トラ イステートゲート65の他の選子はポンティングパ ァドもと延迟する。入出力双方向トライステート ゲート65で出力トライステートゲートのイネーブ ル沼子に日力胡母信号 01 と接続し、入力トライス

する。

次にテップ潜共用信号のうち、テップ潜途択信 今について説明する。とのテァブ潜退択信号には 30と31 の2本がある。80と81 の値を変えって とにより、第1回に示けよりに1つの状態を作る。 つまり50、81がとした*0*のとき放来技国路は 通常動作状態である。また50が*0°、 51が*1° のとも第1テァブ層20が診断状退、30が゚1゚、 8: が * 0 * のとき第 2 テァブ層 2 1が 23 断状態、そ して80、81がともに*1*のときあるテァブ暦 22が診断状態となるものである。そこで、通常節 正状退ではチェブ間論理用スルーホール17は回路 的に接続状態とし、テップ間診断用スルーホール 16は回路的に切断状過とする。診断状態ではテク プ間論選用スルーホール17は回路的に切断状態。 ナップ間診断用スルーホール16は回路的に受沃次 悲とし、所望のチップ層を選択して診断できる。 以下、通常動作状態とテップ階診断状態につい

て、38四~第10回により述べる。

据 8 図は、テップ層間スルーホールを回路的に

テートゲートのイネーブル湯子は出力創労ほ号01 を反転するインパートゲート28の出力は子と来説 する。トライステートゲート62のイネーブル溢子 オチップ層温訳 Q 会B 0を反転するインパートゲー ト29の出力為子と抵決する。トライステートゲー ト65のイネーブル選子は過程後ゲート30の出力点 子と接続する。前継様ゲート30の入力准子はテッ プ雇選択信号 81 、31 の否定 波号と接続する。ト ライステートゲート26のイネーブル准子はテップ **通送択信号のを反転するインパートゲート31の出** 力温子と最視する。トライステートゲート64のイ オープル選子は論理状ゲート!!の出力将子と飛び する。論理費グート52の入力増子はチップ沿温択 信号 80 , 81 と接続する。トライステートゲート 21のイネーブル准子は掛値的論理和ゲート55の否 足出力進子と延迟する。排他的為理和ゲート33の 入力電子はチップ層選択は時 50,81 と接続する。

以上のような構成であるので、テップ層選択性 号 50 , 31 を次のように追ぶことにより冬テップ **層間を回路的に切断又は逆後するととができる。**

即ち、通常動作時は 50 . 81 がとられ 00 で で 5 り、トライステート ゲート 62 . 26 . 27 が 要 決 状 退、トライステート ゲート 63 . 64 が 切断状 退 と さる。 したがって、 各層の論理 34 全 て が動作 状 思 と なる。

語 1 ナップ階 20の 容断時は、 80 が °0°、81 が °1° であり、トライステートゲート 62 が 接続状態、トライステートゲート 63,64,26,27 が切断状態となる。 ひまり乗 1 チップ層 20のみ導通が確保でき、数暦 20の診断ができる。

第2テァブ暦21の診断時は、30が"1"、81が"0"であり、トライステートゲート 65,26が姿装状態、トライステートゲート 62,64,27が切断状態となるので、第2テァブ暦21のみの導通が確保でき、減値21の診断ができる。

第3チップ度20の診断時は、30,31 がともに
"1"であり、トライステートゲート64,27が接
続状態、トライステートゲート62,63,26が 切
断状態となるので、試済22の診断ができる。

其 9 図は本発明のチップ間スルーホールを回路

ブル君子は出力制調信号01を反転するインパート ゲート57の出力清子と姿成する。双方向トライス テートゲート 37の出力トライステートゲートのイ ネーブル湾子は埼江镇グート43の出力君子と受民 し、入力トライステートゲートのイネーブル准子 は 会理情が一ト44の出力選子と誘続する。 双方向 トライステートゲート 35の出力トライステートゲ ートのイネーブル油子は塩塩減ゲート41の出力指 子と接続し、入力トライステートゲートのイネー プルス子は治理者ゲート42の出力准子と接続する。 及方向トライステートゲート38の出力トライステ ートゲートのイネーブル准子は海温波ゲート47 の出力は子と接続し、入力トライスナートゲート のイネーブル選子は油温技グート48の出力准子と 接続する。 双方向トライステートゲート36の出力 トライステートゲートのイネーブル准子は前環境 ゲート45の出力准子と妥成し、入力トライステー トゲートのイネーブルは子は南温はゲート46の出 刀准子と接続する。トライステートゲート34のイ オーブル出子はチスプが復れ保持 30を反転する4

的に切断さたは袋袋する他の回路構成例である。

煮2ナップ層21の双方向トライステートグート 37の出力質増子は、同テップ層 21の他の以方向 トライステートゲート35の入力與オ子、ナップ間 白塩用スルーホール17を介して第3テップ層 22 の及方向トライステートゲート 38 の出力向 得子、 および同チップ層 22の他の双方向トライステート ゲート 56の入力 何端子 と接続する。 第2テップ唱 21の双方向トライステートゲート 35の出力 倒 溝 子は、チップ間診断用スルーホール16を介して第 3 テップ層 22の 双方向トライステートゲート 56の 出力環境子、さん別のチップ耐益所用スルーホー ル16を介して第1ナップ暦20のトライステートグ ート34の出力 増子、同チップ階20の入出力 野双方 向トライステートゲート60の入力調益子と乗続す る。入出力部及方向トライステートグートかごの出 力質選子はポンディングパッドもと要視する。入 出力双方向トライステートゲート 60 で出力トライ ステートゲートのイネーブル選子は出力問知信号 0.2と延迟し、入力トライステートゲートのイネー

ンパートゲート40の出力増子と接続する。論理機 ゲート43の入力増子は81の否定信号、出力制御信 号03と接続する。論理様グート44の入力海子はS1 の否定信号、01の否定信号と要説する。前項様グ - F 4 1の入力 准子は50信号、81の否定信号、出力 制卵信号02の否定信号と接続する。論理様グート 42の入力選子は90億号、91の否定信号、02の否定 信号と張続する。論理様ゲート47の入力端子は拼 他的論理和ゲート49の否定出力潜子、01の否 足信 号と接続する。 論理機グート48の入力端子は排他 的益理和ゲート49の否定出力端子、03億号と接続 ナる。掛他的 倫理和ゲート49の入力場子は50信号 81 信号と接続する。論環様ゲート45の入力滑子は 80信号、81信号、02信号と接続する。論理様グー ト46の入力減子は80億号、81億号、02の否定信 号と送挽する。

以上のような構成であるので、テップ海温沢信号80、51 により以下の通りテップ層間を回路的に切断または接続することができる。

透君動作時は信号80 , S1 がともに"O"であ

υĢ

5 i

张 f

78 -

技芸信の 髪り 液信信息 かいりん いっかり しょうがい

連常 が*0 が接続 52が切

1 50 d.

号 8 o

化切断

(4)

, 6 o y - }

方向 ァブ間

图 22

君子.

.テート

・ァブ唱

力質器

・して舞

- F 360

, - * -

テートグカの双方

上层块寸

1 6 2 M H

する。入

カトライ

胡刀信号

のイネー

9、トライステートゲート54が登録状態、双方向トライステートゲート57、38が接続可能状態、双方向トライステートゲート55、56が切断状態となる。したがって、全てのテップ階の倫理部4が動作状態となる。双方向トライステートゲート57、58、テップ間論理用スルーホール17を介するほうは03ほ号が*0*のときは第3テップ暦22から第2テップ暦21へ流れ、03ほ号が*1*のときは第2テップ暦21から第3テップ暦22へ流れる。

30が"り"で、Siが"1"のとき第1テップ値
20、30が"1"で、Biが"0"のとき第2テップ
脳21、So、Siがともに"1"のとき第3テップ層
42.7 各該性間 4 が過択され、テップ間診断用スル
ーホール16を介して層別の診断ができる。

第10回は本場明のテァブ間スルーホールを回路的に切断されば遊校する他の回路構成例であり、 特にデータバス信号に関するものである。

系1 テァブ暦20の双方向トライステートゲート 50の出力増援子は同テァブ暦20の入出力部双方向 トライステートゲート61の入力賃借子、第2 テァ

5。論理模 のイネーブル選子は温度様グート58の出力選子と **並択し、入刀トライステートゲートのイネーブル** 出力制與信 超子は論理ゲート59の出力准子と接続する。 論題 力海子は91 後ゲート54の入力福子は30の否定信号、J4信号と 。前理様が 接続する。論理模グート5.5の人刀端子は3.0の否定 信号、出力 信号、04の否定信号と選択する。論性後グート56 理機グート の入力海子は30億号、81の否定信号、04億号と ト、02の否定 接続する。曲速はゲート57の入力温子は80信号、 、力温子は排 81 の否定信号、04 の否定信号と接続する。論理 03の否 定信 彼グート58の入力端子はBB信号、B1信号、O4 力度子は排他 信号と最低する。高速ゲート59の入力端子は3ヵ 13 信号と張快 信号、S1は号、O4の否定信号と延続する。 海子はSo信号 の入力霜子は

以上のような講成であるので、テップ海域択患 サ30,31 により以下の通りテップ時間を回路的 に切断または最終することができる。

通常動作時かよび譲りテップ油公断時は信号30 が"0"であり、双方向トライスナートゲート50 が設況可配状週、双万向トライスナートゲート51。 52が切断状態となる。双方向トライステートゲート50は∪4信号が"0"のときデータをLBIの外

プ語21の双方向トライスナートゲート51の出力與 選子、選るナップ層22の双方向トライステートグ ート52の出力爆端子と姿徒する。チップ層間にナ ププ間診断用スルーホール16で選続する。入出力 邸以方向トライステートゲート61の出力算法子は メンディングパッドもと接続する。入出力及方向 トライステートゲート61で出力トライスナートゲ ートのイネーブル強子は出力制御信号04と竖張し 入力トライステートゲートのイネーブル電子は出 力闘御信号04を反転するインパートゲート53の出 力増子と袋焼する。双方向トライステートゲート 50で出力トライステートゲートのイネーブル港子 は論道改グート54の出力進子と接続し、入力トラ イステートゲートのイネーブル両子は前屋積ゲー ト55の出力消子と接続する。双方向トライステー トグート 51で出力トライステートゲートのイネー ブルボ子は崩進度ゲート56の出力准子と呈示し、 入力トライステートグートのイネーブル選子は論 塩炭ゲート 57 の出力増子と接続する。 双方向トラ イステートゲート52で出力トライステートゲート

から取り込み、04信号が"1° のときデータをレ 3Iの外へ取り出す。

30が"1°で、31が°0°のときੜ2 テップ暦21、30、81がともに"1°のときੜ3 テップ暦2? の均性節が選択され、テップ間診断用スルーホール16を介して雇別の診断ができる。

なか、第1図はチップ潜が3個の場合を示したが、2個以上であれば本発明の本質は変わらない。また、第1四はチップ層選択信号が2つ(3)、31)の場合を示したが、復暦するチップ腫の数に合わせて増してもよい。さらに、通常動作と診断動作の切り換え、かよびチップ層の選択は2つのチップ府選択信号(30、31)で乗れたが、通常動作と診断動作の切り換え用のは号を別に1つ役け、前記テップ層選択信号はチップ層の選択のみに使用するようにしてもよい。

また、チップ間診断用スルーホール16かよび診断用パッドマは入出力部5 に示したが、約3204 に及けてもよい。

また、本発明の失施例では、一つのチェブ度?

。協思級ゲー 02の否定信 ップ港選択信 海間を回路的

, K . O . T 5

特開昭63-52463(6)

単位化移断する場合を示したが、複数のテップ層 2 単位化移断するよう化してもよい。

(発明の効果)

以上述べたように、本発明は、半導体集校回路 ナップを複数値を以元光海した半導体無検回路に かいて、ナップ層間の調理信号を回路的に切断す る手段、かよびテップ間診断用スルーホールを介 して最祝する手段を設けたので設備された複数値 のナップのうち少なくとも1つを選択して診断で きる。このため次のような効果が剔得できる。

- (a) 集積回路のピンが該断時に増えたのと等価 な効果が待られる。
- (i) 診断データの作成効果が向上する。少ない ステップ数で診断者を上げることができる。
- (c) お断データ作成プログラムの処理可能なグート規模を選えた契波回路であっても、秩履された個々のテップのグート規模が診断データ作成プログラムの処理可能な範囲であれば む断データを作成することができる。
- 4. 図面の簡単な説明

第1回は本発明の一実施例で る半導体集技回路の断面斜視図、第2回かよび第5回は第1回に示すチャブ層の平面構成図、第4回は第1回に示す入出力部の部分拡大斜視図、第4回は第1回に示す力論理部の部分拡大斜視図、第4回は第1回の入出力部の1部を示す回路図、第5回力至第10回は論理部、入出力部の構成例を示す回路図である。

1 … 半導体条模回路

2 …チァブ暦

... 1b 何 积


5 … 入出力部


6 . 1 … ポンディングパッド

8 …入出力ゲート

16… テップ間 論理用 スシーホール

17…テップ間診断用スルーホール。






1: 平導体製積 回路

2:ナップ層

3: 絕緣層


4: 論理部


5:入出力部







* III &








		第7团
so	51	状態
0	0	通常動作扶慈.
0	1	第1チップ層診断状態
7	0	第2 チップ層診許状態。
1	1	第3チップ層診断状態。





特開昭63-52463(8)

